Western Digital meddelar risc swerv-processor

Western Digital har arbetat med RISC-V Open Instruction Set Architecture (ISA), varvid vem som helst kan producera en processorkonstruktion utan att betala något i royalties eller licensavgifter. Det har äntligen meddelat SweRV RISC-V-processor med Open Source-licens.

Ny SweRV RISC-V-processor med Open Source-licens

Under 2017 lovade företaget att byta till RISC-V i sina lagringsbehandlingsprodukter, i syfte att leverera en miljard kärnor under de kommande två åren. Nvidia har också börjat flytta från egna kärnor till RISC-V för att driva input / output på sina grafikprodukter, Rambus använder RISC-V för säkerhetsdelar och har till och med hittat sin väg till SSD-lagringsenheter.

Vi rekommenderar att du läser vår artikel om Windows 10 ARM kommer att kunna köra 64-bitars applikationer naturligt

Kärnan i SweRV i sig är en tvåvägs superscalar implementering av 32-bitarsvarianten av ISA RISC-V, med en niostegs pipeline som kan ladda flera instruktioner för samtidig utförande i ordning. För närvarande distribuerad på en 28nm CMOS-processnod kör kärnan upp till 1, 8 GHz och uppskattar en uppskattad genomströmning på 4, 9 CoreMarks per megahertz.

Western Digital har bekräftat att de planerar att inte bara använda SweRV i sina egna produkter utan också lansera det under en öppen källkodslicens. Det har redan gjort det med två stödjande tekniker: SweRV Instruction Set Simulator (ISS), genom vilken intressenter kan testa kärnan; och OmniXtend, som implementerar konsekvent cacheminne över ett Ethernet-tyg, med fokus på allt från CPU till GPU och maskininlärningsskoprocessorer.

Western Digital kommer att lanseras under det första kvartalet 2019, bekräftade Western Digital. Vad tycker du om tillkännagivandet av denna SweRV RISC-V-processor med Open Source-licens?

Techpowerup typsnitt