Tsmc berättar om sin tillverkningsprocess på 5nm finfet

TSMC: s nya 7nm FinFET (CLN7FF) tillverkningsprocess har gått in i massproduktionsfasen, varför smältningen redan planerar sin 5nm processplan, som de hoppas ha redo någon gång 2020.

TSMC talar om förbättringar av sin 5nm-process, som kommer att baseras på EUV-teknik

5nm är den andra TSMC-tillverkningsprocessen som använder Extreme UltraViolet (EUV) litografi, vilket gör det möjligt att driva enorma ökningar av transistortätheten med en areanedskärning på 70% jämfört med 16nm. Företagets första nod som använder EUV-teknik kommer att vara 7nm + (CLN7FF +), även om EUV kommer att användas sparsamt för att minska komplexiteten i sin första implementering.

Vi rekommenderar att du läser vårt inlägg om AMD Zen 2-arkitektur vid 7 nm kommer att presenteras i år 2018

Detta kommer att fungera som en inlärningsfas för användning av EUV till stor del i den framtida 5nm-processen, vilket kommer att erbjuda en 20% minskning av kraftförbrukningen med samma prestanda, eller en 15% prestandaförstärkning med samma energiförbrukning jämfört med 7nm. Där det kommer att bli stora förbättringar med 5nm, är det i minskningen av området med 45%, vilket gör det möjligt att placera 80% fler transistorer i samma areaenhet än med 7nm, något som gör det möjligt att skapa extremt komplexa chips med storlekar mycket mindre.

TSMC vill också hjälpa arkitekter att uppnå högre klockhastigheter. För detta ändamål har det uttalats att ett nytt "Extremely Low Threshold Voltage" (ELTV) -läge tillåter chipfrekvenser att öka med upp till 25%, även om tillverkaren Det har inte gått så detaljerat om denna teknik eller vilken typ av chips den kan appliceras på.

Overclock3d-teckensnitt