Tsmc börjar tillverka "staplade" 3d-chips 2021

TSMC fortsätter att se till framtiden och bekräftar att företaget kommer att påbörja massproduktion av nästa 3D-chips 2021. De nya chips kommer att använda WoW (Wafer-on-Wafer) -teknologi, som kommer från företagets InFO- och CoWoS-teknik.

TSMC kommer att börja tillverka 3D-chips

Nedgången i Moores lag och komplexiteten i avancerade tillverkningsprocesser i kombination med dagens växande databehov har gjort teknikföretag i ett dilemma. Detta har tvingat leta efter ny teknik och alternativ för att bara minska nanometer.

När TSMC förbereder sig för att producera processorer med 7nm + -processer har den taiwanesiska fabriken bekräftat att den kommer att byta till 3D-chips 2021. Denna förändring kommer att ge kunderna möjlighet att "stack" flera processorer eller GPU varandra inom ett enda paket, vilket fördubbling av antalet transistorer. För att uppnå detta, TSMC ansluter de två olika skivorna som använder TSVs matris (Through Silicon Vias).

TSMC kommer att ansluta de två olika skivorna i matrisen med hjälp av TSV: er

Staplade matriser är vanliga i lagringsvärlden, och TSMC WoW kommer att tillämpa detta koncept på kisel. TSMC har utvecklat tekniken i samarbete med Kalifornien-baserade Cadence Design Systems, och tekniken är en förlängning av 3D-chipproduktionstekniker InFO (Integrated Fan-out) och CoWoS (Chip-on-Wafer-on- Underlag) för företaget. Fabriken tillkännagav WoW förra året, och nu bekräftas den processen för produktion inom två år.

Det är mycket troligt att denna teknik helt kommer att använda 5nm-processen, vilket gör att företag som Apple till exempel kan ha chips på upp till 10 miljarder transistorer med ett område som liknar det i den nuvarande A12.

Wccftech typsnitt