Tiger Lake: 10nm chippaket 50% mer L3-cache

Tiger Lake-U kommer att presentera en 50% ökning av L3-cache-kapacitet, som kommer att gå från 8MB till 12MB, på grund av publicering av en processdump av @ InstLatX64 på Twitter. Detta innebär en ökning med upp till 3 MB L3-cache per kärna.

Tiger Lake-U kommer att presentera en 50% ökning av L3-cache-kapacitet

Som förväntat är Tiger Lake-U-modellen en 4-kärns processor med HyperThreading. Den publicerade bilden avslöjar också att konstruktionsprovet går vid 3, 4 GHz, en respektabel frekvens för en förproduktionsmodell.

Bilden innehåller också ett antal flaggor som representerar de stödda instruktionsuppsättningarna. Det bekräftar AVX-512-stöd som Sunny Cove, men verkar inte ha den avx512_bf-flaggan som skulle förväntas om den hade stött bfloat16 som Cooper Lake Xeon-processorer från början av nästa år.

Dumpen visar att fyrkärnig Tiger Lake-U har 12 MB total L3-cache, en ökning med 50%. Detta passar in i cache-omdesignen som Intel hade avslöjat för Willow Cove, Tiger Lakes CPU-kärna, även om cache-redesignen troligen kommer att innebära förändringar som är större än en enkel storlek ökar. Till exempel har en större cache en högre latens, så det är troligtvis en viss lägre justering av capo.

Tiger Lake kommer att släppas nästa år. Dessa processorer kommer också att ha Gen12 'Xe' integrerad grafik, som kommer att ha en ny visningsfunktion och en viktig instruktionsuppdatering. Vi håller dig informerad.

Tomshardware-teckensnitt