Intel visar upp sin nya samtrafikarkitektur för xeon skylake

I maj förra tillkännagavs den nya familjen Intel Xeon-processorer baserade på Skylake-SP mikroarkitektur, dessa chips kommer fortfarande att ta tid att nå marknaden men en av deras nyckelteknologier har redan visats, en ny samtrafikarkitektur mellan dess element som Den är utformad för att erbjuda hög bandbredd med låg latens och stor skalbarhet.

Ny samtrafikbuss i Skylake-SP

Akhilesh Kimar, arkitekt för Skylake-SP-designen, bekräftar att utformningen av flischip-processorer verkar vara en enkel uppgift men att det är mycket komplicerat på grund av behovet av att uppnå en mycket effektiv samtrafik mellan alla dess element. Denna samtrafik måste tillåta kärnorna, minnesgränssnittet och I / O-delsystemet att kommunicera på ett mycket snabbt och effektivt sätt så att datatrafiken inte minskar prestandan.

I tidigare generationer av Xeon har Intel använt en ringkoppling för att förena alla element i processorn tillsammans, genom att öka antalet kärnor till stor del har denna design upphört att vara effektiv på grund av begränsningar såsom behovet av att passera data för "långt". Den nya designen som debuterar i den nya generationen av Xeon-processorer ger många fler sätt att data kan resa mycket mer effektivt.

Den nya Intel-samtrafikbussen gör alla processorelement organiserade i rader och kolumner och ger direktvägar mellan alla delar av en flischipsprocessor och möjliggör därför en mycket effektiv och snabb kommunikation, det vill säga hög bandbredd och låg latens. Denna design har också fördelen att den är mycket modulär, vilket gör det enkelt att göra mycket stora chips med ett stort antal element utan att kompromissa med kommunikationen mellan dem.

Källa: hothardware