Epyc milan och genoa, amd ger information om sin nya server-cpus

AMD avslöjade vissa detaljer om EPYC Milan (Zen 3) -arkitekturen och EPYC Genoa (Zen 4) -arkitekturen som planeras av företaget.

EPYC Milan och Genoa, AMD ger information om sina nya server-CPU: er

Under sin presentation avslöjade Martin Hilgeman från AMD, Senior Manager för HPC Applications, bilder som bekräftar att nästa serie EPYC 'Milan' -processorer kommer att lanseras på AMD: s befintliga SP3-serveruttag, stöder DDR4-minne och erbjuder samma TDP och samma kärnkonfigurationer som Rom-serien av processorer.

Denna bild verkar sprida rykten om att AMD planerade att starta Milan med en 4x SMT-implementering, som hävdade att Zen 3 skulle erbjuda användare fyra trådar per CPU-kärna. Det verkar som om den främsta källan till Zen 3-prestandaförbättringar kommer från förbättringar i IPC och ökningar i klockhastighet, snarare än ökningar i kärn- och trådantal. Förhoppningsvis innebär detta att Zen 3 kommer att fokusera på "enkelkärniga" prestanda och förbättringar av kärnarkitekturen.

Besök vår guide om de bästa processorerna på marknaden

När det gäller EPYC Genoa (Zen 4) hävdar Helgeman att Zen 4 fortfarande befinner sig i designfasen, vilket innebär att servertillverkare och andra kunder har möjlighet att påverka Genoos design. Det bekräftas också att denna nya arkitektur kommer att lanseras med ett nytt SP5-uttag, kommer att stödja en ny typ av minne (förmodligen DDR5) och kommer att erbjuda användare "nya funktioner", som inte har avslöjats.

Genom att internalisera i Zen 3: s design bekräftade AMD att Zen 3 skulle röra sig från Zen / Zen 2s split cache-design, som delade AMD: s CPU L3-cache mellan två fyrkärniga CCX. Detta innebär att AMD skulle kunna flytta bort från sin egen fyrkärniga CCX-design och skapa en åtta-kärnig CCX-design med Zen 3 eller en annan design.

I stället för att erbjuda två 16MB L3-cachar (som ses i AMD: s nuvarande Zen 2-design) kommer AMDs Zen 3-design att erbjuda en kombination av "32 + MB" L3-cache över alla åtta CPU-kärnor. Detta kommer att minska potentiella latenser mellan CPU-kärnorna i ett enda munstycke och garantera bättre åtkomst till den integrerade L3-cachen för CPU-kärnorna. Dessutom skulle denna cache vara större än vyn i tidigare generationer.

EPYC Milan skulle komma till oss under andra halvåret 2020.

Overclock3d-teckensnitt