Amd skulle kunna fixa minnesproblem i epycom med en interposer

AMD återvände till konkurrenskraft på datacentermarknaden med sina EPYC-affärsprocessorer, som är moduler med upp till fyra 8-kärniga Zeppelin-arrayer. Varje grupp har sin egen inbyggda norra bron, som styr 2-kanals DDR4-minne och ett 32-vägs PCI-Express gen 3.0-rotkomplex. I applikationer som kräver stor användning av minnesbandbredd presenterar denna icke-lokaliserade minnesmetod designflaskhalsar som skulle tas upp i det nya Rom.

AMD EPYC Rom skulle ha en monolitisk minnesdesign

Ryzen Threadripper WX-familj av processorer accentuerar många av dessa flaskhalsar; när det gäller videokodningsprogram som kräver mycket minne, ser prestandadroppar som matriser utan direkt I / O-åtkomst saknar bredd av minnesbandet. AMD: s lösning på detta problem är att designa CPU-matrisen med en Northbridge-funktionshindrad. Denna lösning kan implementeras i dess nästa andra generationens EPYC-processorer, kodnamnet " Rome ".

Vi rekommenderar att du läser vår artikel om AMD Ryzen Threadripper 2990WX Review på spanska

AMD: s nästa generations MCM: er kan se en centraliserad systemkontrollkonstruktion omgiven av matriser, som alla kan vara i en kiselinterposer, samma typ som finns i Vega 10 och Fiji GPU: er. En interposer är en kiselmatris som underlättar mikroskopisk ledning med hög densitet mellan matriserna i en MCM. Till skillnad från nuvarande generationens EPYC-processorer är detta minnesgränssnitt verkligen monolitiskt, precis som Intel-implementeringen.

Systemkontrollen har också en komplex PCI-Express gen 4.0 x96 root, som kan hantera upp till sex x16 bandbredd grafikkort, eller upp till tolv på x8. Matrisen integrerar också Southbridge, känd som Server Controller Hub, som implementerar vanliga I / O-gränssnitt som SATA, USB och andra arv med låg bandbredd I / O, utöver några andra PCIe-linjer.

Techpowerup typsnitt